数字设计 系统方法

2 (p1): 第一部分 绪论
2 (p1-1): 第1章 数字抽象化
2 (p1-1-1): 1.1 数字信号
3 (p1-1-2): 1.2 数字信号容忍噪声
6 (p1-1-3): 1.3 数字信号表示复杂数据
7 (p1-1-3-1): 1.3.1 表示一年中的某一天
8 (p1-1-3-2): 1.3.2 表示减色法
8 (p1-1-3-3): 1.4 数字逻辑函数
9 (p1-1-4): 1.5 数字电路和系统的Verilog描述
11 (p1-1-5): 1.6 系统中的数字逻辑
11 (p1-1-6): 小结
12 (p1-1-7): 文献说明
12 (p1-1-8): 习题
15 (p1-2): 第2章 数字系统设计实践
15 (p1-2-1): 2.1 设计流程
15 (p1-2-1-1): 2.1.1 设计规格
17 (p1-2-1-2): 2.1.2 概念开发与可行性
18 (p1-2-1-3): 2.1.3 划分与详细设计
19 (p1-2-1-4): 2.1.4 验证
19 (p1-2-2): 2.2 数字系统由芯片和电路板构建
22 (p1-2-3): 2.3 计算机辅助设计工具
23 (p1-2-4): 2.4 摩尔定律和数字系统演变
25 (p1-2-5): 小结
25 (p1-2-6): 文献说明
25 (p1-2-7): 习题
28 (p2): 第二部分组合逻辑
28 (p2-1): 第3章 布尔代数
28 (p2-1-1): 3.1 公理
29 (p2-1-2): 3.2 性质
30 (p2-1-3): 3.3 对偶函数
31 (p2-1-4): 3.4 标准形式
31 (p2-1-5): 3.5 从公式到门电路
33 (p2-1-6): 3.6 用Verilog描述布尔表达式
35 (p2-1-7): 小结
35 (p2-1-8): 文献说明
35 (p2-1-9): 习题
38 (p2-2): 第4章 CMOS逻辑电路
38 (p2-2-1): 4.1 开关逻辑
41 (p2-2-2): 4.2 MOS晶体管的开关模型
46 (p2-2-3): 4.3 CMOS门电路
46 (p2-2-3-1): 4.3.1 基本的CMOS门电路
47 (p2-2-3-2): 4.3.2 反相器、与非门、或非门
49 (p2-2-3-3): 4.3.3 复杂门
50 (p2-2-3-4): 4.3.4 三态电路
52 (p2-2-3-5): 4.3.5 应避免使用的电路
52 (p2-2-4): 小结
53 (p2-2-5): 文献说明
53 (p2-2-6): 习题
56 (p2-3): 第5章 CMOS电路的延迟和功耗
56 (p2-3-1): 5.1 静态CMOS门的延迟
58 (p2-3-2): 5.2 扇出和驱动大电容负载
59 (p2-3-3): 5.3 扇入和逻辑功效
61 (p2-3-4): 5.4 延迟计算
63 (p2-3-5): 5.5 延迟优化
64 (p2-3-6): 5.6 连线延迟
67 (p2-3-7): 5.7 CMOS电路的功率损耗
67 (p2-3-7-1): 5.7.1 动态功耗
68 (p2-3-7-2): 5.7.2 静态功耗
68 (p2-3-7-3): 5.7.3 功率调节
69 (p2-3-8): 小结
69 (p2-3-9): 文献说明
70 (p2-3-10): 习题
72 (p2-4): 第6章 组合逻辑设计
72 (p2-4-1): 6.1 组合逻辑
73 (p2-4-2): 6.2 闭合
73 (p2-4-3): 6.3 真值表、最小项和标准形式
75 (p2-4-4): 6.4 蕴涵项和立方体
77 (p2-4-5): 6.5 卡诺图
78 (p2-4-6): 6.6 函数的覆盖
79 (p2-4-7): 6.7 由覆盖转化成门电路
80 (p2-4-8): 6.8 不完全确定函数
81 (p2-4-9): 6.9 “和之积”形式的实现
83 (p2-4-10): 6.10 险象
84 (p2-4-11): 小结
85 (p2-4-12): 文献说明
85 (p2-4-13): 习题
89 (p2-5): 第7章 使用Verilog描述组合逻辑
89 (p2-5-1): 7.1 用Verilog描述素数电路
89 (p2-5-1-1): 7.1.1 Verilog模块
90 (p2-5-1-2): 7.1.2 case语句
92 (p2-5-1-3): 7.1.3 casex语句
93 (p2-5-1-4): 7.1.4 assign语句
94 (p2-5-1-5): 7.1.5 结构描述
95 (p2-5-1-6): 7.1.6…